
Abstract of JP 63137413 (A)

PURPOSE:To alleviate the difference in lattice constants between a substrate and an operating layer and to prevent the desorption of an element from the substrate, by forming a very thin compound semiconductor layer between the compound semiconductor substrate and a compound semiconductor operating layer. CONSTITUTION:A GaAs layer 2 as a very thin compound semiconductor layer, whose dissociation temperature is higher than that of a substrate 1, is grown on a semi-insulating InP substrate 1 as a compound semiconductor substrate by three atomic planes. Thereafter the layer 2 undergoes elastic deformation, and the lattice constant of the layer 2 in the planar direction is brought close to the lattice constant of the substrate 1. Then an In0.75Ga0.25As operating layer is formed as a compound-semiconductor operating layer on the layer 2. Thus the difference in lattice constants between the substrate 1 and the layer 3 is alleviated. The dissociation of elements from the substrate 1 can be prevented by the layer 2. The substrate temperature is increased in the forming step of the layer 3 and remaining impurity gas can be decreased. As a result, the excellent electric characteristics can be implemented.



卵日本国特許庁(JP)

⑩ 公 開 特 許 公 報 (A) 昭63 - 137413

@Int_Cl.4

識別記号

庁内整理番号

(3)公開 昭和63年(1988)6月9日

H 01 L 21/20 21/203

21/203 21/26 21/15 7739-5F 7630-5F

6819-5F B-8122-5F

審査請求 未請求 発明の数 1 (全6頁)

69発明の名称

化合物半導体装置

②特 願 昭61-285111

②出 願 昭61(1986)11月29日

四発 明 者 松 居

祐 一

大阪府大阪市此花区島屋1丁目1番3号 住友電気工業株

式会社大阪製作所内

卯出 願 人 住友電気工業株式会社

大阪府大阪市東区北浜5丁目15番地

砂代 理 人 并理士 深見 久郎 分

外2名

明知中

1. 発明の名称

化合物半導体装置

2. 特許請求の範囲

(1) 化合物半導体基板上に該化合物半導体 類板よりも解離温度の高い化合物半導体 形成し、該化合物半導体極薄層を弾性変形 ことにより、該化合物半導体極薄層の平面方向の 格子定数を前記化合物半導体極板の格子定数体 がは、該化合物半導体極減層上に化合物半導体 で設けたことを特徴とする、化合物半導体 数。

(2) 前記化合物半導体基板がIn Pであり、 前記化合物半導体極薄層がGaAsであり、前記 化合物半導体動作層がIn x Ga₁-x As (O. 53≤×≤1)であることを特徴とする、特許請 求の範囲第1項記載の化合物半導体装置。

3. 発明の詳細な説明

[産業上の利用分野]

この発明は、化合物半導体装置に関するもので

あり、さらに詳しくはICやLSIとして用いるマイクロ被索子あるいは発光・受光索子として使用する化合物半導体装置に関するものである。 [従来の技術]

発光・受光素子の動作圏としては、光ファイバの伝送損失が約1.55μm 帯で最も低くなることに関連して、Ino.s。Gao.4ヶAs などが従来からよく用いられている。分子線エピタキシャル(以下MBEという)成長法を用いた多重母子井戸型発光素子に関しては、K. Alavi他:Electronics Letters 17th March 1983 Vol. 19, No.6。 P 227などに記述されており、通常のレーザに関してはW. T. Tsang: J. Appl. phys. 52 (6), June 1981, P3861などに記述されている。

MBE法を用いて作製される半導体装置としては、高電子移動度トランジスタ(以下HEMTという)が最近注目されている。このHEMTについても、従来動作暦としては、GaAsが用いられていたが、InGaAsの室温での電子移動度

が G a A s よりも大きく、また上述の発光・受光 索子と同一の雄板上で集積化が可能なことから、 In G a A s を動作圏に用いる試みがなされてい る。このような試みに関しては、たとえば、T・ J. Drummond 他; J. Appl. Phys. <u>53</u>(5)。 May 1982, P3654に記述されている。

[発明が解決しようとする問題点]

厚みであることが必要である。動作圏の厚みがこ れ以上に厚くなると、ゲート電極に電圧をかける ことによって空乏窟の厚みを拡げ、動作層内への 徴流を完全に遮断することが困難になるからであ る。ところが、GaAs 蒸板上にIn As 層を約 Ο. 2μm 程度の厚みで直接形成した場合には、 Ga As 層と In As 層の格子定数の差が大きい ために、電子移動度は厚みが厚いときの約20% まで低下してしまう。このため、「n As 層を直 接Ga As 基板上に形成せずに、In x Ga 1-x As や Iny Ality As などを用いて、組成値 XまたはYをOから1に階段状または連続的に変 化させることによって、GaAs 基板上にパッフ ァ閣を形成した後、In As 暦を形成する試みが なされている。これに関しては、C. A. Chang: Collected Paper of MBE-CST- 2. 19 82. Tokyo, P 131に記述されている。

しかしながら、このような構造でトランジスタを形成しても、バッファ間の相成がIn As に近づくにつれて気抵抗値が著しく低下するため、ゲ

1-x A s の 組成値 X が、 O . 5 3 から大きくずれると、 I n P上に直接形成した I n x G a 1-x A s 圏の ち届性が低下し、 I n x G a 1-x A s 圏の 表面形態が悪くなってしまうからである。 これに 関しては、 本願発明者他により 電気学会電子材料研究会(昭和 5 7 年 1 1 月 1 7 日)で発表されている。

また、一般に In As 顧を形成させる場合には、 基板として Ga As 越板が用いられている。 In As と Ga As の格子定数の差は、 In As と I n Pとの格子定数の差よりも大きいにもかかわらず、 表面状態の良好な In As 層が得られるからである。 このように、 Ga As 基板上に直接 In As を形成した場合にはおいても In As 層の厚みが2 μm 以上の場合には、 C. A. Chang: Collected Paper of MBE-CST-2. 1982. Tokyo. P 131に記述されている。 しかしながら、通常、電界効果トランジスタなどの動作層として 加いるためには、 O. 1 μm ~ O. 3 μm 程度の

ート電極に電圧をかけてIn As 層内に流れる電流を遮断した際、下のバッファ層内の電気抵抗の低い領域を電流が流れてしまい、トランジスタの類洩電流の原因になるという問題を生じた。

したがって、現在においては、In P 基板またはIn P 層の上に、In o...。Ga o.4 , A s 層を形成し、これを動作圏とした発光・受光素子やトランジスタが専ら作製されている。

ところで、In P上にMBE法によって動作腐を形成する場合には、以下に掲げるような問題を生じる。すなわち、真空中におけるIn Pの解離温度は約350℃と低いため、通常In o...。Gaoのであるには、In P表面であるのPの脱離を防止しなければならない。このPの脱離の防止方法として、In P表面にAs 分子線を照射することが行なわれている。これに関しては、たとえばH. Sugiura他: Collected Paper of MBE-CST-2, 1982, Tokyo, P 255に記述されている。

また、As 分子線の代わりにP分子線を照射す ることによっても、In PからのPの脱離を防止 することが可能であるが、「1 PからのPの脱離 が起こる前に Ino.s. Gao.4 7 As 層を形成 するためには、P分子の排気を瞬時にして行なう ことが必要となる。しかし、Pの飽和蒸気圧は極 めて高いため、一般にMBE法においてP分子の 排気を解時にして行なうことは困難である。した がって、AS分子を照射する方法が一般に用いら れている。しかし、このようなAS分子線を照射 する方法においても、従来より種々の問題がある。 すなわち、In P基板温度が高くなるほど、Pの 脱維を防止するために必要なAS分子線強度は増 大する。たとえば、550°では約10° 6 Tor r 、 5 9 0 ℃では 1 0 - 5 Torr の A s 分子線が 必要であると言われている。これに関しては、た とえば、H. Sugiura他; Collected Paper o f MBE-CST- 2, 1982, Tokyo, P 2566 記述されている。ところが、II族(Ga、Inな ど)分子線強度に対してAS分子線強度があまり

にもきと、成ののリスををして、ないののリスををはない。 日本 1 一 2 2 3 3 3 3 4 4 4 5 5 5 5 5 5 5 5 5 5 5 6 6 6 7 6 7 7 7 8 3 3 3 3 5 6 7 7 7 8 3 3 3 5 7 7 8 3 3 3 5 7 8 3 3 5 7 8 5 7 8 5 7 8 5 7 8 5 7 8 5 7 8 5

この発明の目的は、上述の問題を解消するためになされたものであり、格子定数の相違を緩和し、かつ基板からの元素の脱離が有効に防止された化合物半導体装置を提供することにある。

[問題点を解決するための手段]

この発明の化合物半導体装置では、化合物半導体基板上に該化合物半導体基板よりも解離温度の

高い化合物半導体極薄層を形成し、該化合物半導体極薄層を弾性変形させることにより該化合物半導体極薄層の平面方向の格子定数を該化合物半導体基板の格子定数に近づけ、該化合物半導体極薄層上に化合物半導体動作層を設けることを特徴としている。

[作用]

この発明の作用について説明するため、化合物 半導体基板としてIn Pを、化合物半導体極薄層 としてGa As を例示して、以下説明する。

In P基板またはIn P層上に、、Ga As 確談を約50A以下の厚みで形成させた場合、 Ga As 神談結晶は弾性変形により、 第2図に 示すようにその原子間隔が変化する。 すなわち、 本子 度 a As 結晶は、 内亜鉛鉱型結晶であり、 格子定数 a (Ga As)は < 001> のかずれの方向も約5.65AであるIn P基板上に形成された Ga As 神談は、 正方晶変形して おり、 a 1 < a 2 ≤ a 1 になっている。但し、本来

の G a A s 結晶の格子定数 a (G a A s)は、 a , < a (G a A s) < a 2 の関係にある。

In P 基板上に G a A s を 3 原子面だけ形成した 後、 基板温度を一旦 6 0 0 ℃まで上昇させ、 その後 5 0 0 ℃まで降温させてから I n o.s 。 G a

o.・・As 層を形成させた試料 a について、電子・移動度を各温度で測定し、その結果を第3図に示した。また、比較として化合物半導体極薄層としてのGaAsを形成することなく、従来のようにIn P 基板を550℃まで上昇させた後、500℃まで降温させてから直接In P 上にIn o.;。Gao.・・As 層を形成した試料 b を作製し、同様に全温度範囲にわたって電子移動度を測定して、第3図に併せて示した。

~ 0 、 3 μ 収 程度であるので、この発明による化 合物半導体装置は、はるかに有効に利用され得る。 さらに、この発明による化合物半導体装置が優れ た電気的特性を示すのは、以下の理由によると思 われる。すなわち、この発明においては極薄層と してのGa As 顔をIn P は板上に形成しており、 G a A s 層の格子定数a z は、ほぼ「n P 基板の 格子定数a。と等しくなっている。したがって、 その上に格子定数の大きな【NAS 圏や【N。.7 。Ga。。。AS層を形成した場合の格子不整は 約3%になる。これに対して、In As 厨をGa AS基板上に直接形成する従来の場合には、格子 不盤が約7%となる。この結果、In As 層を直 接GaAS 蒸板上に形成した場合に発生する界面 近傍の欠陥の数に比べて、In P 基板上の G a A s 磨と In As 腳との界面近傍の欠陥の数が著し く小さいため、優れた電気的特性が発揮されたも のと考えられる。

[実施例]

第1図は、この発明の一実施例である電界効果

また、「n P基板表面上に従来のように直接「n 組成の多い、たとえば I n o. 7 s Ga o. 2 s A s やあるいは I n A s 層などを形成した場合には、その表面状態は極めて凹凸の激しいものとなり電気特性も悪くなるが、この発明に従い I n P 基板上にGa A s 層を3 原子面成長させたものは、 I n o. 7 s Ga o. 2 s A s や I n A s 層などをその上に形成しても、表面状態は銃面状であり、その電気的特性も従来に比べ若しく改善される。

第4図は、従来のようにGaAs 基板上に直接動作圏としてIno.7。Gao.2。As やIn As 圏を形成した試料dと、この発明に従い、動作圏を板上にGaAs 3原子面を積層した後、動作作圏としてIno.7。Gao.2。As やIn As 圏を投してIno.7。Gao.2。As やIn As 圏を形成した試料cとにおける、電子移動度を発動を発展の原みとの関係を示した図である。第4回の原みとの関係を示した図である。第4回の原みとの関係を示した図である。第4回に示されるように、圏の原みが特にあり、対したるのの原みとの発展によるの原みが日にある。1

また、比較として、GaAs 図2を形成させていない従来のFETを作製した(比較例)。これらのFETについて、電気的特性を測定した結果、この発明による実施例のFETは、比較例のFETに比べ著しく優れた電気的特性を発揮すること

がわかった。

動作圏であるIn x Ga 1-x As 圏の組成を O. 5 3 ≤ X ≤ 1 の範囲内で変化させて、上述の実施例と同様にしてFETを作製したところ、極薄圏としての Ga As 圏を形成していないもののに比べいずれも優れた電気的特性を発揮した。 電子面の範囲内において、変化させ、上述を別にしたところ、いずれも Ga As 圏が形成されていないFETに比べ優れた電気的特性を発揮した。 [発明の効果]

以上説明したように、この発明の化合物半導体整度では、化合物半導体整板と化合物半導体動作圏との間に、化合物半導体極薄圏を形成することにより、化合物半導体基板と化合物半導体動作圏との格子定数の相違が緩和され、その結果優れた電気的特性が発揮される。

また、化合物半導体極薄層により、化合物半導体整板からの元素の脱離を有効に防止することが

子移動度を示した図である。第4図は、「nP蒌板上にGaAs 圏を3原子面だけ成長させその上にIn。.,。Ga。.z。As 層を形成した試料 Cと、GaAs 整板上に直接Jn。.,。Ga。.₂。As 層を形成させた試料 d との層の厚みに対する 電子移動度の関係を示した図である。

図において、1は化合物半導体整板としての In P 整板、2は化合物半導体板薄層としての G a A s 腐、3は化合物半導体動作層としての In 。.
,。Ga。2。A s 動作層、4は酸化膜、5はゲート電板、6はソース電極、7はドレイン電極を示す。

特許出額人 住友電気工業株式会社 代 理 人 弁理士 深 見 久 郎 (ほか2名)




でき、このため、動作層の形成工程において 基板 温度を従来よりも高めることができるため、 残留 不利ガスを著しく低減することができ、 優れた 電 気的特性を発揮させることができる。

なお、作用および実施例においては、化合物半導体整板としてInP、化合物半導体極線としてInxGaAs層を例示したが、この発明ではこれらのものに限定されることなく、その他の種類の化合物半導体にも適用され得ることは言うまでもない。

4. 図面の簡単な説明

第1回は、この発明の化合物半導体装置の一実施例であるFETを示す概略断面図である。第2 図は、In P整板上のGaAs層内の格子の弾性変形を説明するための図である。第3図は、In P基板上にGaAs層を3原子面だけ成長させ、その上にIn。、。Ga。、7As層を形成した試料aと、In P整板上に直接In。。。Ga。、4As層を形成した試料bの各温度における電



第2図

